Latch-up测试

电性栓锁测试用来评价CMOS ICs对噪声或者瞬时的免疫程度 (Immunity of transient induced due to external noise or internal under/over-shoot)。栓锁效应是一种在CMOS、Bipolar或BiCMOS里p-n-p-n 4 层SCR架构的寄生电路(Parasitic circuit)n所造成的影响。

 

平台提供

- 室温电性栓锁测试 

- 高温/低温电性(-20 °C to 225 °C)栓锁测试 

- 768pin可个别独立数字化向量输入(Vector input board)的动态电性栓锁测试   (Dynamic Latch-up Test) 

- 故障判定标准Failure Criteria of ESD/Latch-up test